555 Timer IC er en av de vanligste ICene blant studenter og hobbyister. Det er mange bruksområder av denne ICen, mest brukt som vibratorer som, ASTABLE MULTIVIBRATOR, MONOSTABLE MULTIVIBRATOR, og BISTABLE MULTIVIBRATOR. Du finner her noen kretser basert på 5555 IC. Denne opplæringen dekker forskjellige aspekter av 555 Timer IC og forklarer hvordan den fungerer i detaljer. Så la oss først forstå hva som er astable, monostable og bistable vibratorer.
ASTABIL MULTIVIBRATOR
Dette betyr at det ikke vil være noe stabilt nivå på utgangen. Så resultatet vil svinge mellom høyt og lavt. Denne karakteren av ustabil utgang brukes som klokke- eller firkantbølgeutgang for mange applikasjoner.
MONOSTABIL MULTIVIBRATOR
Dette betyr at det vil være en stabil tilstand og en ustabil tilstand. Den stabile tilstanden kan velges enten høy eller lav av brukeren. Hvis den stabile utgangen er valgt høy, prøver timeren alltid å sette høyt på utgangen. Så når et avbrudd blir gitt, blir tidtakeren lav i kort tid, og siden lav tilstand er ustabil, går den til høy etter den tiden. Hvis den stabile tilstanden velges lavt, vil utgangen med avbrudd gå høyt i kort tid før den blir lav.
BISTABEL MULTIVIBRATOR
Dette betyr at begge utgangstilstandene er stabile. For hvert avbrudd endres og forblir der. For eksempel anses produksjonen som høy nå, med avbrudd går den lav og den holder seg lav. Ved neste avbrudd går det høyt.
Viktige egenskaper ved 555 Timer IC
NE555 IC er en 8-pins enhet. De viktige elektriske egenskapene til tidtakeren er at den ikke skal brukes over 15V, det betyr at kildespenningen ikke kan være høyere enn 15V. For det andre kan vi ikke trekke mer enn 100 mA fra brikken. Hvis du ikke følger disse, vil IC bli brent og skadet.
Arbeidsforklaring
Timeren består i utgangspunktet av to primære byggesteiner, og de er:
1. komparatorer (to) eller to op-amp
2. en SR-flip-flop (sett tilbakestill flip-flop)
Som vist i figuren ovenfor er det bare to viktige komponenter i timeren, de er komparator og flip-flop. La oss forstå hva som er komparatorer og flip flops.
Komparatorer: komparator er ganske enkelt en enhet som sammenligner spenningene ved inngangsterminalene (inverterende (- VE) og ikke-inverterende (+ VE) terminaler). Så avhengig av forskjellen i den positive terminalen og den negative terminalen ved inngangsporten, bestemmes utgangen fra komparatoren.
Vurder for eksempel positiv inngangsspenningsspenning være + 5V og negativ inngangsspenningsspenning være + 3V. Forskjellen er, 5-3 = + 2v. Siden forskjellen er positiv, får vi den positive toppspenningen ved utgangen til komparatoren.
For et annet eksempel, hvis positiv terminalspenning er + 3V og negativ inngangsspenningsspenning er + 5V. Forskjellen er + 3- + 5 = -2V, siden differansen inngangsspenning er negativ. Utgangen fra komparatoren vil være negativ toppspenning.
Hvis du for eksempel anser den positive inngangsterminalen som INNGANG og den negative inngangsterminalen som REFERANSE som vist i figuren ovenfor. Så forskjellen i spenning mellom INPUT og REFERNCE er positiv, vi får en positiv effekt fra komparatoren. Hvis forskjellen er negativ, vil vi få negativ eller jord ved komparatorutgangen.
Flip-Flop: Flip-flop er en minnecelle, den kan lagre en bit data. På figuren kan vi se sannhetstabellen til SR-flip-flop.
Det er fire stater til en flip-flop for to innganger; men vi trenger å forstå bare to tilstander av flip-flop for denne saken.
| S | R | Spørsmål | Q '(Q bar) |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
Nå som vist i tabellen, for innstilt og tilbakestilt innganger får vi de respektive utgangene. Hvis det er en puls ved innstillingspinnen og et lavt nivå ved tilbakestilling, lagrer flip-flop verdien en og setter høy logikk på Q-terminalen. Denne tilstanden fortsetter til tilbakestillingspinnen får en puls mens den innstilte pinnen har lav logikk. Dette tilbakestiller flip-flop, slik at utgangen Q blir lav, og denne tilstanden fortsetter til flip-flop er satt igjen.
På denne måten lagrer flip-flop en bit data. Her er en annen ting Q og Q-linjen er alltid motsatt.
I en tidtaker blir komparatoren og flip-flop samlet.
Tenk på at 9V leveres til tidtakeren på grunn av spenningsdeleren dannet av motstandsnettverket inne i tidtakeren som vist i blokkdiagrammet; det vil være spenning ved komparatortappene. Så på grunn av spenningsdelernettverket vil vi ha + 6V på den negative terminalen til komparatoren. Og + 3V ved den positive terminalen til den andre komparatoren.
En annen ting er komparatoren en utgang er koblet til tilbakestillingspinnen på flip-flop, så den komparatoren en utgang går høyt fra lavt så vil flip-flop tilbakestilles. Og på den annen side er den andre komparatorutgangen koblet til flip-flop-pin, så hvis den andre komparatorutgangen går høy fra lav, setter flip-flop-en og lagrer EN.
Nå hvis vi observerer nøye, for en spenning mindre enn + 3V ved avtrekkerstiften (negativ inngang fra andre komparator), blir utgangen fra komparatoren lav fra høy som diskutert tidligere. Denne pulsen setter flip-flop og den lagrer en verdi.
Nå hvis vi bruker en spenning høyere enn + 6V ved terskelstiftet (positiv inngang fra komparator en), går utgangen fra komparator fra lav til høy. Denne pulsen tilbakestiller flip-flop og flip-flip-butikken null.
En annen ting skjer under tilbakestilling av flip-flop når den tilbakestilles, blir utløpsstiften koblet til bakken når Q1 blir slått på. Q1-transistoren slås på fordi Qbar er høy ved tilbakestilling og er koblet til Q1-basen.
I en ustabil konfigurasjon utlades kondensatoren som er koblet til her i løpet av denne tiden, og så vil utgangen fra tidtakeren være lav i løpet av denne tiden. I en ustabil konfigurasjon vil tiden under kondensatoren lade utløserpinnens spenning være mindre enn + 3V og slik at flip-flop lagre en, og utgangen vil være høy.
I en astabel konfigurasjon som vist i figur, Utgangssignalfrekvensen avhenger av RA, RB-motstander og kondensator C. Ligningen er gitt som, Frekvens (F) = 1 / (Tidsperiode) = 1,44 / ((RA + RB * 2) * C).
Her er RA, RB motstandsverdier og C er kapasitansverdi. Ved å sette motstands- og kapasitansverdiene over ligningen får vi frekvensen til utgangs kvadratbølge.
Høyt nivå logikk tid er gitt som, TH = 0,693 * (RA + RB) * C
Lav logikk tid er gitt som, TL = 0,693 * RB * C
Driftsforhold for utgangs kvadratbølgen er gitt som, Duty Cycle = (RA + RB) / (RA + 2 * RB).
555 Timer Pin Diagram and Descriptions
Nå som vist i figuren, er det åtte pinner for en 555 Timer IC, nemlig
1. bakken.
2. utløser.
3. utgang.
4. tilbakestill.
5. kontroll
6. terskel.
7. utslipp
8. Strøm eller Vcc
Pinne 1. Bakken: Denne pinnen har ingen spesiell funksjon i det hele tatt. Den er koblet til bakken som vanlig. For at timeren skal fungere, må og må denne pinnen være koblet til bakken.
Pinne 8. Strøm eller VCC: Denne pinnen har heller ingen spesiell funksjon. Den er koblet til positiv spenning. For at timeren skal fungere, må denne pinnen være koblet til en positiv spenning i området + 3,6 v til + 15 v.
Pin 4. Tilbakestill: Som diskutert tidligere, er det en flip-flop i tidebrikken. Utgangen fra flip-flop styrer chiputgangen på pin3 direkte.
Reset pin er direkte koblet til MR (Master Reset) på flip-flop. Ved observasjon kan vi observere en liten sirkel ved flip-flop MR. Denne boblen representerer MR (Master Reset) pin er aktiv LOW trigger. Det betyr at for flip-flop å tilbakestille MR-pin spenningen må gå fra HIGH til LOW. Med denne nedtrappingslogikken blir flip-flop knapt trukket ned til LAV. Så utgangen går LAV, uavhengig av pinner.
Denne pinnen er koblet til VCC for at flip-flop skal stoppe fra hard tilbakestilling.
Pinne 3. UTGANG: Denne pinnen har heller ingen spesiell funksjon. Denne pinnen er hentet fra PUSH-PULL-konfigurasjon dannet av transistorer.
Push pull-konfigurasjonen er vist på figuren. Basene til to transistorer er koblet til flip-flop-utgang. Så når logikk høyt vises ved utgangen av flip-flop, slås NPN-transistoren på og + V1 vises ved utgangen. Når logikken dukket opp ved utgangen av flip-flop er LAV, blir PNP-transistoren slått på og utgangen trukket ned til bakken eller –V1 vises ved utgangen.
Dermed hvordan push-pull-konfigurasjonen brukes til å få firkantbølge ved utgangen av kontrolllogikk fra flip-flop. Hovedformålet med denne konfigurasjonen er å få lasten av flip-flop tilbake. Flip-flop kan åpenbart ikke levere 100 mA ved utgangen.
Vel til nå diskuterte vi pinner som ikke endrer tilstanden til utdata under noen tilstand. De resterende fire pinnene er spesielle fordi de bestemmer utgangstilstanden til tidsbrikken, vi vil diskutere hver av dem nå.
Pinne 5. Kontrollpinne : Kontrollpinnen er koblet fra den negative inngangspinnen til komparator en.
Tenk for et tilfelle at spenningen mellom VCC og GROUND er 9v. På grunn av spenningsdeleren i brikken som observert i figur 3 på side 8, vil spenningen ved kontrollpinnen være VCC * 2/3 (for VCC = 9, pin spenning = 9 * 2/3 = 6V).
Funksjonen til denne pinnen for å gi brukeren direkte kontroll over første komparator. Som vist i figuren ovenfor mates utgangen fra komparator 1 til tilbakestillingen av flip-flop. På denne pinnen kan vi sette en annen spenning, si om vi kobler den til + 8v. Det som nå skjer er at THRESHOLD pin-spenningen må nå + 8V for å tilbakestille flip-flop og for å dra utgangen ned.
I normale tilfeller vil V-utgangen gå lavt når kondensatoren blir ladet opp til 2 / 3VCC (+ 6V for 9V forsyning). Nå siden vi satte opp en annen spenning ved kontrollpinnen (komparator en negativ eller tilbakestill komparator).
Kondensatoren skal lade til spenningen når kontrollspenens spenning. På grunn av denne kraftkondensatorlading, endres på- og avslåingstid for signalet. Så produksjonen opplever en annen sving på revet av rasjon.
Normalt trekkes denne pinnen ned med en kondensator. For å unngå uønsket forstyrrelse fra arbeid.
Pinne 2. TRIGGER: Utløserpinnen dras fra den negative inngangen til komparator to. Komparatorens to utganger er koblet til SET-pinnen på flip-flop. Med komparatoren to utganger høy får vi høy spenning ved tidtakerutgangen. Så vi kan si at avtrekkerstiften styrer timerutgangen.
Her er det som skal observeres at lav spenning ved utløserpinnen tvinger utgangsspenningen høyt, siden den er ved inverterende inngang fra andre komparator. Spenningen ved utløserpinnen må gå under VCC * 1/3 (med VCC 9v som antatt, VCC * (1/3) = 9 * (1/3) = 3V). Så spenningen ved utløserpinnen må gå under 3V (for en 9v-forsyning) for at utgangen til tidtakeren skal gå høyt.
Hvis denne pinnen er koblet til bakken, vil utgangen alltid være høy.
Pinne 6. Terskel : Spenningen på terskelen bestemmer når flip-flop skal tilbakestilles i timeren. Terskelstiftet er hentet fra positive innganger fra komparator1.
Her bestemmer spenningsforskjellen mellom THRESOLD-pin og CONTROL-pin komparator 2-utgang og så tilbakestillingslogikken. Hvis spenningsforskjellen er positiv, blir flip-flop tilbakestilt og utgangen blir lav. Hvis forskjellen i negativ er, bestemmer logikken ved SET-pin utgangen.
Hvis kontrollpinnen er åpen. Da vil en spenning lik eller større enn VCC * (2/3) (dvs.6V for en 9V forsyning) tilbakestille flip-flop. Så produksjonen går lavt.
Så vi kan konkludere med at THRESHOLD pin-spenningen bestemmer når utgangen skal være lav, når kontrollpinnen er åpen.
Pinne 7. UTLADING: Denne pinnen er hentet fra den åpne samleren til transistoren. Siden transistoren (hvor utladningspinnen ble tatt, Q1) fikk basen sin koblet til Qbar. Hver gang utløpet blir lavt eller flip-floppen blir tilbakestilt, trekkes utløpsstiften til bakken. Fordi Qbar vil være høy når Q er lav, blir transistoren Q1 så PÅ når basen til transistoren fikk strøm.
Denne pinnen lader vanligvis ut kondensatoren i ASTABLE konfigurasjon, så navnet DISCHARGE.