- D Flip-flop:
- Nødvendige komponenter:
- D Flip-Flop kretsdiagram og forklaring:
- Praktisk demonstrasjon av D Flip-Flop:
Begrepet digital i elektronikk representerer datagenerering, prosessering eller lagring i form av to stater. De to tilstandene kan representeres som HØY eller LAV, positiv eller ikke-positiv, sett eller tilbakestilt som til slutt er binært. Det høye er 1 og lavt er 0, og dermed blir den digitale teknologien uttrykt som serie på 0 og 1. Et eksempel er 011010 der hvert begrep representerer en individuell tilstand. Dermed blir denne låseprosessen i maskinvare gjort ved bruk av visse komponenter som lås eller flip-flop, Multiplexer, Demultiplexer, Encoders, Decoders og etc som kollektivt kalles sekvensielle logikkretser.
Så, vi skal diskutere om Flip-flops også kalt som låser. Låsene kan også forstås som Bistable Multivibrator som to stabile tilstander. Generelt kan disse låskretsene være enten aktiv-høy eller aktiv-lav, og de kan utløses av henholdsvis HØY eller LAV-signal.
De vanligste typene flip-flops er,
- RS Flip-flop (RESET-SET)
- D Flip-flop (data)
- JK Flip-flop (Jack-Kilby)
- T Flip-flop (veksle)
Av de ovennevnte typene er bare JK- og D-flip-flops tilgjengelig i den integrerte IC-formen og brukes også mye i de fleste applikasjoner. Her i denne artikkelen vil vi diskutere om D-typen Flip Flop.
D Flip-flop:
D Flip-flops brukes også som en del av minnelagringselementer og dataprosessorer. D flip-flop kan bygges ved hjelp av NAND gate eller med NOR gate. På grunn av allsidigheten er de tilgjengelig som IC-pakker. De viktigste anvendelsene av D flip-flop er å innføre forsinkelse i timing krets, som en buffer, prøvetaking av data med spesifikke intervaller. D flip-flop er enklere når det gjelder ledningsforbindelse sammenlignet med JK flip-flop. Her bruker vi NAND-porter for å demonstrere D-flip-flop.
Når klokkesignalet er LAV, vil inngangen aldri påvirke utgangstilstanden. Klokken må være høy for at inngangene skal bli aktive. D-flip-flop er således en kontrollert Bi-stabil sperre der klokkesignalet er styresignalet. Igjen blir dette delt inn i positiv kantutløst D-flipp og negativ kantutløst D-flip-flop. Dermed har utgangen to stabile tilstander basert på inngangene som er diskutert nedenfor.
Sannhetstabellen til D Flip-Flop:
|
Klokke |
INNGANG |
PRODUKSJON |
|
|
D |
Spørsmål |
Q ' |
|
|
LAV |
x |
0 |
1 |
|
HØY |
0 |
0 |
1 |
|
HØY |
1 |
1 |
0 |
D (Data) er inngangstilstanden for D-flip-flop. Q og Q 'representerer utgangstilstandene til flip-flop. I følge tabellen, endrer utgangen sin status basert på inngangene. Men det viktige å tenke på er at alle disse bare kan forekomme i nærvær av kloksignalet. Dette fungerer akkurat som SR-flip-flop for de gratis inngangene alene.
Representasjon av D Flip-Flop ved hjelp av logiske porter:
|
INNGANG |
PRODUKSJON |
|
|
Inngang 1 |
Inngang 2 |
Utgang 3 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Dermed kan man sammenligne NAND gate-sannhetstabellen og anvende inngangene som gitt i D flip-flop-sannhetstabellen. Analyse av ovennevnte montering som en tretrinns struktur med tanke på tidligere tilstand (Q ') å være 0
når D = 1 og KLOKKE = HØY
Utgang: Q = 1, Q '= 0. Arbeidet er riktig.
PRESET og CLEAR:
D flip flop har ytterligere to innganger, nemlig PRESET og CLEAR. Et HIGH signal til CLEAR pin vil få Q-utgangen til å tilbakestille det som er 0. På samme måte vil et HIGH signal til PRESET pin gjøre at Q-utgangen stilles inn som er 1. Derfor forklarer navnet selve beskrivelsen av pinnene.
|
Klokke |
INNGANG |
PRODUKSJON |
|||
|
PRESET |
KLAR |
D |
Spørsmål |
Q ' |
|
|
X |
HØY |
LAV |
X |
1 |
0 |
|
X |
LAV |
HØY |
X |
0 |
1 |
|
X |
HØY |
HØY |
X |
1 |
1 |
|
HØY |
LAV |
LAV |
0 |
0 |
1 |
|
HØY |
LAV |
LAV |
1 |
1 |
0 |
IC-pakke:
The IC benyttes her er HEF4013BP (Dobbel D-type flip-flop). Det er en 14-pinners pakke som inneholder 2 individuelle D-flip-flop i den. Nedenfor er pinnediagrammet og den tilsvarende beskrivelsen av pinnene.
|
PIN-kode |
PIN-beskrivelse |
|
Spørsmål |
Ekte produksjon |
|
Q ' |
Komplimentutgang |
|
CP |
Klokkeinngang |
|
CD |
CLEAR-Direct inngang |
|
D |
Datainput |
|
SD |
PRESET-direkte inngang |
|
V SS |
Bakke |
|
V DD |
Forsyningsspenningen |
Nødvendige komponenter:
- IC HEF4013BP (Dual D flip-flop) - 1Nr.
- LM7805 - 1Nr.
- Taktil bryter - 4Nr.
- 9V batteri - 1No.
- LED (grønn - 1; rød - 1)
- Motstander (1kὨ - 4; 220kὨ -2)
- Brettbrett
- Koble ledninger
D Flip-Flop kretsdiagram og forklaring:
Her har vi brukt IC HEF4013BP for å demonstrere D Flip Flop Circuit, som har to D-flip flops inni. IC HEF4013BP strømkilde V DD varierer fra 0 til 18V, og dataene er tilgjengelige i databladet. Nedenfor viser øyeblikksbildet det. Siden vi har brukt LED ved utgang, har kilden vært begrenset til 5V.
Vi har brukt en LM7805-regulator for å begrense LED-spenningen.
Praktisk demonstrasjon av D Flip-Flop:
Knappene D (Data), PR (Preset), CL (Clear) er inngangene til D flip-flop. De to lysdiodene Q og Q 'representerer utgangstilstandene til flip-flop. 9V batteriet fungerer som inngang til spenningsregulatoren LM7805. Derfor brukes den regulerte 5V-utgangen som Vcc- og pin-forsyning til IC. For forskjellig inngang ved D kan den tilsvarende utgangen sees gjennom LED Q og Q '.
De pinner CLK, CL, D og PR er vanligvis trukket ned i den opprinnelige tilstand, som vist nedenfor. Derfor vil standard inngangstilstand være LAV over alle pinnene. Dermed er den opprinnelige tilstanden ifølge sannhetstabellen som vist ovenfor. Q = 1, Q '= 0.
Nedenfor har vi beskrevet de forskjellige tilstandene av D-typen Flip-Flop ved hjelp av D-flip-krets laget på brødbrett.
Tilstand 1:
Klokke - LAV; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
For inngangene fra State 1 lyser RØD ledet som indikerer at Q 'er HØY og GRØNN lys viser at Q er LAV. Som diskutert ovenfor når CLEAR er satt til HIGH, tilbakestilles Q til 0 og kan sees ovenfor.
Tilstand 2:
Klokke - LAV; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
For State 2-inngangene lyser den GRØNNE lysdioden som indikerer at Q er HØY og RØD ledet viser at Q 'er lav. Som diskutert ovenfor når PRESET er satt til HIGH, er Q satt til 1 og kan sees ovenfor.
Tilstand 3: Klokke - LAV; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
For statens 3 innganger lyser den RØDE og GRØNNE lampen som indikerer at Q og Q 'var HØYT først. Når PR og CL trekkes ned når du slipper knappene, går staten til å fjerne.
Tilstand 4: Klokke - HØY; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
For tilstanden 4 innganger lyser RØD ledet som indikerer at Q 'er HØY og GRØN lys viser at Q er LAV. Denne tilstanden er stabil og forblir der til neste klokke og inngang. Siden CLOCK er LOW to HIGH edge triggered, bør D inngangsknapp trykkes før du trykker på CLOCK-knappen.
Tilstand 5: Klokke - HØY; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
For statens 5 innganger lyser den GRØNNE lysdioden som indikerer at Q er HØY og RØD ledet viser at Q 'er LAV. Denne tilstanden er også stabil og forblir der til neste klokke og inngang. Siden CLOCK er LOW til HIGH edge utløst, bør D inngangsknapp trykkes før du trykker på CLOCK-knappen.
