Jk flip

Begrepet digital i elektronikk representerer datagenerering, prosessering eller lagring i form av to stater. De to tilstandene kan representeres som HØY eller LAV, positiv eller ikke-positiv, sett eller tilbakestilt som til slutt er binært. Det høye er 1 og lavt er 0, og dermed blir den digitale teknologien uttrykt som serie på 0 og 1. Et eksempel er 011010 der hvert begrep representerer en individuell tilstand. Dermed blir denne låseprosessen i maskinvare gjort ved bruk av visse komponenter som lås eller flip-flop, Multiplexer, Demultiplexer, Encoders, Decoders og etc som kollektivt kalles sekvensielle logikkretser.

Så, vi skal diskutere om Flip-flops også kalt som låser. Låsene kan også forstås som Bistable Multivibrator som to stabile tilstander. Generelt kan disse låskretsene være enten aktiv-høy eller aktiv-lav, og de kan utløses av henholdsvis HØY eller LAV-signal.

De vanligste typene flip-flops er,

1. RS Flip-flop (RESET-SET)
2. D Flip-flop (data)
3. JK Flip-flop (Jack-Kilby)
4. T Flip-flop (veksle)

Av de ovennevnte typene er bare JK- og D-flip-flops tilgjengelig i den integrerte IC-formen og brukes også mye i de fleste applikasjoner. Her i denne artikkelen vil vi diskutere om JK Flip Flop.

JK Flip-flop:

Navnet JK flip-flop er betegnet fra oppfinneren Jack Kilby fra Texas Instruments. På grunn av allsidigheten er de tilgjengelig som IC-pakker. De viktigste applikasjonene til JK flip-flop er Shift-registre, lagringsregistre, tellere og kontrollkretser. Til tross for den enkle kablingen av D-typen flip-flop, har JK flip-flop en vekselaktig natur. Dette har vært en ekstra fordel. Derfor blir de mest brukt i tellere og PWM-generering, etc. Her bruker vi NAND-porter for å demonstrere JK-flip-flop

Når klokkesignalet er LAV, vil inngangen aldri påvirke utgangstilstanden. Klokken må være høy for at inngangene skal bli aktive. Dermed er JK flip-flop en kontrollert Bi-stabil sperre der klokkesignalet er styresignalet. Dermed har utgangen to stabile tilstander basert på inngangene som er diskutert nedenfor.

Sannhetstabellen til JK Flip Flop:

Klokke	INNGANG	PRODUKSJON
NULLSTILLE	J	K	Spørsmål	Q '
X	LAV	X	X	0	1
HØY	HØY	0	0	Ingen endring
HØY	HØY	0	1	0	1
HØY	HØY	1	0	1	0
HØY	HØY	1	1	Veksle
LAV	HØY	X	X	Ingen endring
HØY	HØY	X	X	Ingen endring
HØY	HØY	X	X	Ingen endring

J (Jack) og K (Kilby) er inngangstilstandene for JK flip-flop. Q og Q 'representerer utgangstilstandene til flip-flop. Ifølge tabellen, basert på inngangene, endrer utgangen sin tilstand. Men det viktige å tenke på er at alle disse bare kan forekomme i nærvær av kloksignalet. Dette fungerer som SR-flip-flop for gratis innganger, og fordelen er at dette har vekselfunksjon.

Representasjon av JK Flip-Flop ved hjelp av Logic Gates:

Dermed kan man sammenligne de tre inngangs- og to-inngangs-NAND-gate-sannhetstabellen og anvende inngangene som gitt i JK flip-flop-sannhetstabellen. Analyse av ovennevnte montering som en to-trinns struktur med tanke på tidligere tilstand (Q ') til å være 0

Når J = 1, K = 0 og CLOCK = HØY

Utgang: Q = 1, Q '= 0. Arbeidet er riktig.

NULLSTILLE:

RESET-pinnen må være aktiv HØY. Alle pinnene blir inaktive ved LAV ved RESET-pinnen. Derfor trekkes denne pinnen alltid opp og kan bare trekkes ned når det er nødvendig.

IC-pakke:

Spørsmål	Ekte produksjon
Q '	Komplimentutgang
KLOKKE	Klokkeinngang
J	Datainngang 1
K	Datainngang 2
NULLSTILLE	Direkte RESET (lav aktivert)
GND	Bakke
V CC	Forsyningsspenningen

IC-en som brukes er MC74HC73A (Dual JK-type flip-flop med RESET). Det er en 14-pinners pakke som inneholder 2 individuelle JK-flip-flop inni. Ovenfor er pinnediagrammet og den tilsvarende beskrivelsen av pinnene.

Nødvendige komponenter:

1. IC MC74HC73A (Dual JK flip-flop) - 1Nr.
2. LM7805 - 1Nr.
3. Taktil bryter - 4Nr.
4. 9V batteri - 1No.
5. LED (grønn - 1; rød - 1)
6. Motstander (1kὨ - 4; 220kὨ -2)
7. Brettbrett
8. Koble ledninger

JK Flip-flop Kretsskjema og forklaring:

IC-strømkilden V _DD varierer fra 0 til + 7V, og dataene er tilgjengelige i databladet. Nedenfor viser øyeblikksbildet det. Vi har også brukt LED ved utgang, kilden har vært begrenset til 5V for å kontrollere forsyningsspenningen og DC-utgangsspenningen.

Vi har brukt en LM7805-regulator for å begrense LED-spenningen.

Praktisk demonstrasjon og arbeid av JK Flip-Flop:

Knappene J (Data1), K (Data2), R (Reset), CLK (Clock) er inngangene til JK flip-flop. De to lysdiodene Q og Q 'representerer utgangstilstandene til flip-flop. 9V batteriet fungerer som inngang til spenningsregulatoren LM7805. Derfor brukes den regulerte 5V-utgangen som Vcc- og pin-forsyning til IC. For forskjellig inngang ved D kan den tilsvarende utgangen sees gjennom LED Q og Q '.

De pinner J, K, CLK blir vanligvis trukket ned og pinnen R er trukket opp. Derfor vil standard inngangstilstand være LAV over alle pinnene unntatt R, som er tilstanden til normal drift. Dermed er den opprinnelige tilstanden ifølge sannhetstabellen som vist ovenfor. Q = 1, Q '= 0. Lysdiodene som brukes er nåværende begrenset ved hjelp av 220 Ohm motstand.

Merk: Siden CLOCK er HØY til LAV kant utløst, bør begge inngangsknappen trykkes og holdes til CLOCK-knappen slippes.

Nedenfor har vi beskrevet de forskjellige tilstandene til JK Flip-Flop ved hjelp av en brødbrettkrets med IC MC74HC73A. En demonstrasjonsvideo er også gitt nedenfor:

Tilstand 1:

Klokke– HØY; J - 0; K - 1; R - 1; Q - 0; Q '- 1

For inngangene fra State 1 lyser RØD ledet som indikerer at Q 'er HØY og GRØNN lys viser at Q er LAV. Arbeidet kan verifiseres med sannhetstabellen.

Merk: R er allerede trukket opp, så du trenger ikke å trykke på knappen for å gjøre det 1.

Tilstand 2: Klokke– HØY; J - 1; K - 0; R - 1; Q - 1; Q '- 0

For State 2-inngangene lyser den GRØNNE lysdioden som indikerer at Q er HØY og RØD ledet viser at Q 'er lav. Det samme kan bekreftes med sannhetstabellen.

Tilstand 3: Klokke– HØY; J - 1; K - 1; R - 1; Q / Q '- Veksle mellom to stater

For tilstanden 3 innganger lyser RØD og GRØNN lysdiode alternativt for hver klokkepuls (HØY til LAV kant) som indikerer vekslehandlingen. Utgangen bytter fra forrige tilstand til en annen tilstand, og denne prosessen fortsetter for hver klokkepuls.

For første klokkepuls med J = K = 1

For andre klokkepuls med J = K = 1

Tilstand 4: Klokke– LAV; J - 0; K - 0; R - 0; Q - 0; Q '- 1

Merk: R er allerede trukket opp, så vi må trykke på knappen for å gjøre det til 0.

State 4-utgangen viser at inngangsendringene ikke påvirker under denne tilstanden. Utgangen RØD led glød som indikerer at Q 'er HØY og GRØN lys viser at Q er LAV. Denne tilstanden er stabil og forblir der til neste klokke og inngang blir brukt med RESET som HØY puls.

Tilstand 5: De gjenværende tilstandene er Ingen endringsstatus der utgangen vil ligne den forrige utgangstilstanden. Endringene påvirker ikke utgangstilstandene, du kan bekrefte med sannhetstabellen ovenfor.

Fullstendig arbeid og alle statene er også demonstrert i videoen nedenfor.